欢迎来到EDA中国!
当前位置:网站首页 >资源共享 > PCB

PCB设计的阻抗控制和阻抗匹配

  • 300k
  • pdf
  •  
  •  
  • 下载
  • 2013-06-19
  • 软件简介

引 言

产品的可靠性是产品的一个重要指标,以往可靠性被忽视。产品的可靠性直接影响到产品的使用价值、公司的前途、使用者的安全。在中国,很多工程师常常不重视或者忽视电路板的可靠性,在设计过程中,只注重原理和功能的设计,在设计好原理图后,认为布线布通就可以了,而不考虑电路板在一个产品中的重要性,电路板出故障或问题的概率,电路中信号的完整性,电路的EMI和EMC特性。但是随着产品的可靠性发展和越来越受到重视,在设计时不再是简单的导线连接,必须考虑电路中信号的完整性,电路的EMI和EMC特性。印制电路板的可靠性是目前很多工程师需要注意的问题,电路的可靠性直接影响这个产品的性能。而PCB阻抗的可靠性设计的一个关键环节。一.电路板的叠层设计一个好的叠层结构是对大多数信号整体性问题、EMC问题、信号完整性、电路可靠性的最好防范措施,同时也最易被人们误解。这里有几种因素在起作用,能解决一个问题的好方法可能会导致其它问题的恶化。只要成本能承受得起,很多系统设计供应商会建议电路板中至少应该有一个连续平面以控制特性阻抗和信号质量。EMC专家建议在外层上放置地线填充(GroundFill)或地线层来控制电磁辐射和对电磁干扰的灵敏度,在一定条件下这是一种好建议[1]。 然而由于瞬态电流的原因,在某些普通设计中采用这种方法可能会遇到麻烦。我们来看一对电源层/地线层这种简单的情况:它可看作为一个电容(图1-1)。图1:电源层/地线层等效电容可以认为电源层和地线层是电容的两个极板。要想得到较大的电容值,就需将两个极板靠得更近(距离D),并增大介电常数(εg)。电容越大则阻抗越低,这是我们所希望的,因为这样可以抑制噪声。不管其它层怎样安排,主电源层和地线层应相邻,并处于叠层的中部。如果电源层和地线层间距较大,就会造成很大的电流环并带来很大的噪声。将电源层放在一侧而将地线层放在另一侧,将会导致如下问题:(1)最大的串扰:由于各层之间没有地平面或者电源平面,导致交互电容增大,各信号层之间的串扰比各层本身的串扰还大。(2)最大的环流:电流围绕各电源层流动且与信号并行,大量电流进入主电源层并通过地线层返回。EMC特性会由于环流的增大而恶化。(3)失去对阻抗的控制:信号离控制层越远,由于周围有其它导体,因此阻抗控制的精度就越低。(4)容易造成焊锡短路,可能会增加产品的成本。PCB的各层分布一般是对称的。不应将多于两个的信号层相邻放置;否则,很大程度上将失去对SI的控制。最好将内部信号层对地对称放置。除非有些信号需要连线到SMT器件,应尽量减少外层的信号布线。对层数较多的电路板,可将这种放置方法重复很多次。也可以增加额外的电源层和地线层;只要保证在两个电源层之间没有成对的信号层即可。高速信号的布线应安排在同一对信号层内;除非遇到因SMT器件的连接而不得不违反这一原则。同一类信号的所有走线都应有共同的返回路径(即地线层)。有两种思路和方法来判断什么样的两个层能看成一对:(1) 保证在相等距离的位置返回信号完全相等。这就是说,应将信号对称地布线在内部地线层的两侧。这样做的优点是容易控制阻抗和环流;缺点是地线层上有很多过孔,而且有一些无用的层,也给成本带来很大的增加。(2)相邻布线的两个信号层。优点是地线层中的过孔可控制到最少(用埋孔);缺点是对某些关键信号这种方法的有效性下降。 元件驱动和接收信号的接地连接最好能够直接连接到与信号布线层相邻的层面。作为一个简单的布线原则,表层布线宽度按英寸计应小于按毫微妙计的驱动器上升时间的三分之一(例如:高速TTL的布线宽度为1英寸)。如果是多电源供电,在各个电源金属线之间必须铺设地线层使它们隔开。不能形成电容,以免导致电源之间的AC耦合。上述措施都是为了减少环流和串扰,并增强阻抗控制能力。地线层还会形成一个有效的EMC“屏蔽盒”。在考虑对特性阻抗的影响的前提下,不用的表层区域都可以做成地线层。二.特性阻抗(CharacteristicImpedance)一种好的叠层结构就能够作到对阻抗的有效控制和匹配,其走线可形成易控制和可预测的传输线结构。根据传输线理论和信号的传输理论,信号不仅仅是时间变量的函数,同时还是距离变量的函数,所以信号在连线上的每一点都有可能变化。因此定义连线的交流阻抗,即变化的电压和变化的电流之比为传输线的特性阻抗[2];                  (1)Z(w):理想传输线的特性阻抗,单位Ω;L: 理想传输线的电感,H/mm;C:理想传输线的电容,F/mm。传输线的特性阻抗只与信号连线本身的特性相关,在实际电路中,导线本身电阻值小于系统的分布阻抗,特别是在高频电路中,特性阻抗主要取决于连线的单位分布电容和单位分布电感带来的分布阻抗。理想传输线的特性阻抗只取决于连线的单位分布电容和单位分布电感。信号的上升沿时间和信号传输到接收端所需时间的比例关系决定了信号连线是否被看作是传输线。具体的比例关系由下面的公式可以说明。l =Tr/D                    (2)l: 信号的上升沿等效物理长度,单位mm;Tr: 信号的上升沿时间,单位ps;D: 信号实际传输延迟,单位ps/mm。如果PCB板上导线连线长度的大于1/6,我们就可以将信号之间的连接导线看做是传输线。由信号等效阻抗计算公式,可知,传输线的阻抗可以用下面的公式表示。         (3)Z(w): 实际传输线的特性阻抗,单位Ω;R:传输线的导线电阻,单位Ω/mm;L: 传输线的导线分布电感,H/mm;C: 传输线的导线分布电容,F/mm。在高频(几十到几百MHz)情况下满足 wL>>R(当然在信号频率GMHz以上的范围内,则考虑到信号的集肤效应,需要仔细的研究这种关系)。那么式(3)可以简化为式(1)所示。那么对于确定的传输线而言,其特性阻抗为一个常数。信号的反射现象就是因为信号的驱动端和传输线的特性阻抗以及接收端的阻抗不一致所造成的。对于CMOS电路而言,信号的驱动端的输出阻抗比较小,为几十欧姆。而接收端的输入阻抗就比较大。三.阻抗控制和阻抗匹配印制电路板上导线的特性阻抗是电路板设计的一个重要指标,特别是在高频电路的PCB设计中,必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致,是否匹配。因此,在PCB设计的可靠性设计中有两个概念是我们必须注意的。1.阻抗控制阻抗控制(ImpedanceControling),线路板中的导体中会有各种信号的传递,为提高其传输速率而必须提高其频率,线路本身若因蚀刻,叠层厚度,导线宽度等不同因素,将会造成阻抗值得变化,使其信号失真。故在高速线路板上的导体,其阻抗值应控制在某一范围之内,称为“阻抗控制”。影响PCB走线的阻抗的因素主要有:铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。所以我们在设计PCB一定要对板上走线的阻抗进行控制,才能尽可能避免信号的反射,以及其他电磁干扰和信号完整性问题,保证PCB板的实际使用的稳定性。PCB板上微带线和带状线的阻抗的计算方法可参照相应的经验公式,如式(4)和式(5)所示[2](1)微带线此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。  (4)走线到参考平面的距离:hPCB板材质的介电常数:

获取帮助