欢迎来到EDA中国!
当前位置:网站首页 >资源共享 > FPGA

Verilog HDL语言教程第三章--Verilog语言要素

  • 415k
  • pdf
  •  
  •  
  • 下载
  • 2013-04-26
  • 软件简介

3.1 标识符
Verilog HDL中的标识符( i d e n t i f i e r )可以是任意一组字母、数字、$符号和_(下划线)符号的
组合,但标识符的第一个字符必须是字母或者下划线。另外,标识符是区分大小写的。以下
是标识符的几个例子:
C o u n t
COUNT / /与C o u n t不同。
_ R 1 D 2
R 5 6 6 8
F I V E $
转义标识符(escaped identifier )可以在一条标识符中包含任何可打印字符。转义标识符以\
(反斜线)符号开头,以空白结尾(空白可以是一个空格、一个制表字符或换行符)。下面例举
了几个转义标识符:
\ 7 4 0 0
\ . * .$
\ { * * * * * * }
\ ~Q
\O u t G a t e 与O u t G a t e相同。
最后这个例子解释了在一条转义标识符中,反斜线和结束空格并不是转义标识符的一部
分。也就是说,标识符\ O u t G a t e 和标识符O u t G a t e恒等。
Verilog HDL定义了一系列保留字,叫做关键词,它仅用于某些上下文中。附录A列出了
语言中的所有保留字。注意只有小写的关键词才是保留字。例如,标识符a l w a y s (这是个关键
词)与标识符A LWAY S(非关键词)是不同的。
另外,转义标识符与关键词并不完全相同。标识符\initial 与标识符i n i t i a l(这是个关键词)
不同。注意这一约定与那些转义标识符不同。
3.2 注释
在Verilog HDL中有两种形式的注释。
/ *第一种形式:可以扩展至
多行* /
/ /第二种形式:在本行结束。
3.3 格式
Verilog HDL区分大小写。也就是说大小写不同的标识符是不同的。此外, Verilog HDL是自由格式的,即结构可以跨越多行编写,也可以在一行内编写。白空(新行、制表符和空格)
没有特殊意义。下面通过实例解释说明。
initial beginT o p = 3' b001; #2 T o p = 3' b011; e n d
和下面的指令一样:
i n i t i a l
begin
T o p = 3' b001;
#2 T o p = 3' b 0 1 1 ;
e n d
3.4 系统任务和函数
以$字符开始的标识符表示系统任务或系统函数。任务提供了一种封装行为的机制。这种
机制可在设计的不同部分被调用。任务可以返回0个或多个值。函数除只能返回一个值以外与
任务相同。此外,函数在0时刻执行,即不允许延迟,而任务可以带有延迟。
$d i s p l a y ("Hi, you have reached LT today");
/* $d i s p l a y 系统任务在新的一行中显示。* /
$t i m e
/ /该系统任务返回当前的模拟时间。
系统任务和系统函数在第1 0章中详细讲解。
3.5 编译指令
以`(反引号)开始的某些标识符是编译器指令。在Verilog 语言编译时,特定的编译器指
令在整个编译过程中有效(编译过程可跨越多个文件),直到遇到其它的不同编译程序指令。
完整的标准编译器指令如下:
• `define, `undef
• `ifdef, `else, `endif
• `default_nettype
• `include
• `resetall
• `timescale
• `unconnected_drive, `nounconnected_drive
• `celldefine, `endcelldefine
获取帮助