欢迎来到EDA中国!
当前位置:网站首页 >资源共享 > PCB
  • 元器件封装制作规范
  • 2013-06-06
  • 2894次
  • 元器件封装制作规范 一.封装制作步骤: 1. 视图 按照规格书上的顶视图(top view)制作封装. 并确定是按照规格书所推荐的焊盘样式来制作(若没有推荐焊盘,根据经验制作). 2. 添加pin 按照规格书上器件pin脚的数目,添加pin到视图中. 注:没有电器特性的需要焊接的固定脚也需要添加进来,编号和数目要和原理图中的symbol pin脚编号相对应.
    软件类型:pdf     软件大小:500k
  • DDR 内存布线指导
  • 2013-03-31
  • 2646次
  • 在现代高速数字电路的设计过程中,工程师总是不可避免的会与DDR 或者DDR2,SDRAM 打交道。DDR 的工作频率很高,因此,DDR 的Layout 也就成为了一个十分关键的问题,很多时候,DDR 的布线直接影 响着信号完整性。下面本文针对DDR 的Layout 问题进行讨论。(Micron 观点)
    软件类型:pdf     软件大小:415k
  • 高速高密度多层PCB设计_部分11
  • 2012-11-18
  • 14856次
  • 高速PCB设计技术 –高速PCB设计的流程 –叠层的设计 –走线阻抗的设计 –电源分配系统的设计 –走线层的考虑和划分 –高速PCB设计的布局原则 –高速PCB设计的布线原则 –测试的考虑 –仿真对于高速PCB设计的重要性 –常用的PCB设计软件及优缺点
    软件类型:pdf     软件大小:600k
  • 高速高密度多层PCB设计和布局布线技术_部分10
  • 2012-11-18
  • 3983次
  • 过孔的使用原则 §通常来讲,过孔越少越好 §过孔越小,占据的空间越小 §过孔越小,寄生电容越小§过孔越小,加工难度越大 §高速信号,尽量使用少、小过孔 §对于大电流的信号,注意过孔的通流能力
    软件类型:pdf     软件大小:500k
  • 高速高密度多层PCB设计和布局布线技术_部分9
  • 2012-11-18
  • 3701次
  • 布线的通用规则§尽量将高速信号走在内层§不同电平技术如CMOS,HSTL,GTL,LVDS之间的信号间隔要格外注意§尽量避免一排过孔和通孔导致的回流不良的问题§高速信号尽量使用低电压平面作为参考平面
    软件类型:pdf     软件大小:500k
  • 高速高密度多层PCB设计和布局布线技术_部分8
  • 2012-11-18
  • 3292次
  • 时钟信号布线要求--从时钟芯片考虑§如果板上有专门的时钟发生芯片,其下方不可走线,应在其下方铺铜,必要时还可以对其专门割地处理。§对于很多芯片都有参考的晶体振荡器,这些晶振下方也不应走线,要铺铜隔离处理。§同时可将晶振外壳接地
    软件类型:pdf     软件大小:500k
  • 高速高密度多层PCB设计和布局布线技术_部分7
  • 2012-11-18
  • 1916次
  • 电源、地的处理§第一,尽量给出单独的电源层和地层;即使要在表层走线,也要尽量的短且足够的粗。§第二,对于电源层和地层,即使模拟部分和数字部分的电源和地电压相同也要分割开来。§第三,对于在走线层的电源和地线,应尽量短且粗。电源线和地线的宽度要求可以根据1mm的线宽最大对应1A的电流来计算,电源和地构成地环路尽量小。§第四,要考虑表层和内层通流能力的区别(散热的影响)。§第五,做好电源的滤波:应在进入每个器件之前,先对电源去藕,且为了防止它们彼此间的相互干扰,对每个负载的电源独立去藕。
    软件类型:pdf     软件大小:600k
  • 高速高密度多层PCB设计和布局布线技术_部分6
  • 2012-11-18
  • 1423次
  • 特性阻抗§特性阻抗是指信号沿传输线传输时感受到的瞬态阻抗值,它是描述传输线的电气特性和信号与传输线相互作用关系的一个重要参数。§特征阻抗是传输线的固有属性,且仅与材料特性、介电常数和单位长度容量有关。
    软件类型:pdf     软件大小:500k
  • 高速高密度多层PCB设计和布局布线技术_部分5
  • 2012-11-18
  • 1550次
  • 布局时功耗的考虑--功耗原则§布局时器件的放置需要考虑散热,如下图所示:§大功耗的的器件如MOSFET或者BGA等可以通过覆铜来散热,甚至加散热器进行散热。§发热器件不能紧邻导线和热敏器件,高热器件要均衡分布
    软件类型:pdf     软件大小:600k
  • 高速高密度多层PCB设计和布局布线技术_部分4
  • 2012-11-18
  • 1462次
  • 时钟电路的布局原则§时钟电路(晶振、时钟驱动电路等)距离拉手条、对外接口电路尽量远一些;§时钟驱动器靠近晶振放置;§时钟输出的匹配电阻尽量靠近晶振或时钟驱动电路的输出脚;§晶振、时钟驱动电路必须进行LC或者Л型滤波;§时钟驱动电路远离敏感电路。
    软件类型:pdf     软件大小:500k
  • 高速高密度多层PCB设计和布局布线技术_部分3
  • 2012-11-18
  • 1601次
  • PCB布局的基本原则§布局应该尽量满足以下要求:总的连线尽可能短;关键信号尽量短;高电压、大电流信号与小电流、低电压的弱信号完全分开;模拟信号与数字信号分开;高频信号和低频信号分开;高频器件的间隔尽量分开。§相同结构的电路部分,尽可能采用“对称式”标准布局,满足“大局对称,局部可以不对称”原则。§整板按照均匀分布、重心平衡、版面美观的标准进行优化布局。§器件布局格点的设置,一般IC器件,格点应该选择50~200mil,小型表贴器件格点应不小于25mil。目的是布局整齐、美观、利于布线。§保证通风散热
    软件类型:pdf     软件大小:500k
  • 高速高密度多层PCB设计和布局布线技术_部分2
  • 2012-11-18
  • 2213次
  • 差分阻抗100欧姆的设计§常见的差分阻抗是100ohm,一般误差控制范围为±10%§常见的差分结构有两种,如有图所示,从性能上来说两种结构没有明显的差别,但从PCB加工阻抗控制角度来说Edge coupled diff pair更容易一些,这种在实际过程中也最普遍被采用;而Broadside coupled pair比较适合于走线较密集的地方,如芯片管脚出线等§对于Edge coupled diff pair有紧耦合和松耦合的区别。
    软件类型:pdf     软件大小:500k
  • 高速高密度多层PCB设计和布局布线技术_部分1
  • 2012-11-18
  • 2731次
  • 高速PCB设计技术–高速PCB设计的流程–叠层的设计–走线阻抗的设计–电源分配系统的设计–走线层的考虑和划分–高速PCB设计的布局原则–高速PCB设计的布线原则–测试的考虑–仿真对于高速PCB设计的重要性–常用的PCB设计软件及优缺点
    软件类型:pdf     软件大小:300k
  • 单点接地和多点接地
  • 2012-10-10
  • 2196次
  • 单点接地和多点接地
    软件类型:pdf     软件大小:1M
  • 射频电路中的阻抗匹配
  • 2012-09-29
  • 1829次
  • 射频电路中的阻抗匹配
    软件类型:pdf     软件大小:1M
  • 阻抗知识培训
  • 2012-09-29
  • 1526次
  • 阻抗计算 阻抗匹配
    软件类型:pdf     软件大小:1M
  • PCB地平面分割
  • 2012-09-28
  • 1960次
  • PCB地平面分割
    软件类型:pdf     软件大小:1M
  • EAGLE中文使用手册
  • 2012-09-24
  • 5310次
  • EAGLE中文使用手册,是CADSOFT公司针对国内用户编写的中文使用手册。包含元件库的制作,原理图的绘制编辑和PCB设计的方法和步骤。
    软件类型:pdf     软件大小:3.4M
  • EAGLE
  • 2012-09-24
  • 8755次
  • EAGLE是一款优秀的EDA工具,畅销欧美,在EDA工具行业占有很大比例的市场份额。
    软件类型:exe     软件大小:42M
  • 印刷电路板设计在真实世界里的EMI控制
  • 2012-09-13
  • 1737次
  • 印刷电路板设计在真实世界里的EMI控制,一些EMI控制方法分享。
    软件类型:PDF     软件大小:1M
    获取帮助